绝对值电路

采用VHDL设计一原码到补码转换电路，输入数据为一个有符号4位二进制数

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity convertor is
port(datain:in std_logic_vector(3 downto 0);
dataout:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)
);
end convertor;
architecture behav of convertor is
begin
process(datain)
begin
if datain(3)='0' then
dataout <= datain;
else
dataout(3) <= datain(3);
dataout(2 downto 0) <= NOT datain(2 downto 0) + '1';
end if;
end process;
end behav;

绝对值电路图谁有

设二极管D1、D2为理想的，其正向压降为0。uo=(1+R5/R4)ui- (R5/R4)uo1=(1+2R4/R4)ui- (2R4/R4)uo1=3 ui- 2uo1输入电压ui>0，二极管D1、D2正向导通，A1当成电压跟随器使用，uo1=uiuo=3 ui- 2uo1=3 ui- 2ui=ui>0输入电压ui<0，二极管D1、D2截止，A1当成同相放大器使用，uo1=(1+R2/R2)ui=2uiuo=3 ui- 2×2ui =3 ui- 4ui=-ui>0